Proses düğümü (nm) — Çip üretim teknolojisi kuşağı

Proses düğümü (process node, teknoloji düğümü), bir çip üreticisinin belirli bir üretim teknolojisi kuşağına verdiği addır. 3 nm, 2 nm, 28 nm ya da Intel 18A gibi adlar transistör yapısı, tasarım kuralları, malzemeler ve litografi adımlarından oluşan bir paketi anlatır. Ad eskiden transistörün fiziksel bir ölçüsünü gösterirdi, artık bir nesil etiketidir. Bir çipin hızı, enerji tüketimi ve üretim maliyeti büyük ölçüde hangi düğümde üretildiğine bağlıdır. Terim Dragonomi yazılarında en çok TSMC, Intel, UMC ve ASML telekonferans notlarında geçer. Yapay zekâ çiplerinin kapasite darboğazı ve Çin'e yönelik ihracat kontrolleri anlatılırken de "3nm", "ileri düğüm", "olgun düğüm" ya da "teknoloji düğümü" biçiminde kullanılır.

Bir düğümden ötekine ne değişir

Bir düğüm tek bir icat değil, birlikte çalışacak biçimde ayarlanmış teknolojilerin paketidir. İlk parça transistörün yapısıdır. Transistör, kapıya uygulanan gerilimle kaynak (source) ve akaç (drain) arasındaki kanalda akımı açıp kapatan bir anahtardır. Kanal kısaldıkça kapı kanalı denetlemekte zorlanır ve transistör kapalıyken de akım sızar. Bu kaçak akım hem enerji harcar hem ısı üretir. Sektör bu yüzden kapının kanalı sardığı yüzey sayısını adım adım artırdı. Düzlemsel (planar) transistörde kapı kanala yalnızca üstten dokunur, FinFET'te üç yandan, GAA'da dört yandan sarar. İki yeni yapı aşağıda ayrı bölümlerde anlatılır.

İkinci parça litografidir, yani devre desenlerinin ışıkla silikon plakaya (wafer) aktarılması. 193 nm dalga boylu DUV (derin morötesi) makineleri 20 nm sınıfından itibaren en ince desenleri tek pozlamada basamaz. Deseni birkaç pozlamaya bölen çoklu desenleme gerekir. 13,5 nm dalga boylu EUV (aşırı morötesi) makineleri aynı katmanı daha az adımda basar. Samsung'un Ekim 2018 açıklamasına göre 7 nm sınıfında geleneksel yöntemle dört maskeye kadar çıkan bir katman, EUV ile tek maskeyle basılır. Üçüncü parça bağlantılardır. Transistörlerin üstünde sinyal ve güç trafiğini taşıyan metal katmanlar bulunur, Intel 4 sürecinde bu katmanların sayısı 15'tir.

Dördüncü parça tasarımcıya verilen araç setidir. Dökümhane her düğüm için bir PDK (process design kit, süreç tasarım kiti) yayımlar. Kit transistör modellerini, tasarım kurallarını ve standart hücre kütüphanelerini içerir. Tasarımcı devreyi bu kite göre çizer ve üretime gönderir, bu ana bant çıkışı (tape-out) denir. PDK'nın 0.5 ya da 1.0 gibi sürüm numarası düğümün olgunluğunu gösterir.

Düğüm duyuruları paketin getirisini PPA (power, performance, area, yani güç, performans ve alan) ile özetler. TSMC'nin 2025 Kuzey Amerika Teknoloji Sempozyumu'nda verdiği rakamlara göre N2, N3E'ye kıyasla aynı güçte %10-15 daha hızlı çalışır ya da aynı hızda %25-30 daha az güç harcar. Yoğunluğu da 1,15 kat artırır. Cümledeki "ya da" önemlidir. Tasarımcı kazancı hıza ya da enerji tasarrufuna harcar, ikisini birden tam olarak alamaz.

Her düğüm aynı zamanda bir ailedir. TSMC'nin 3 nm ailesinde N3B, N3E ve N3P, 2 nm ailesinde N2, N2P ve N2X bulunur. Aile içindeki sürümler aynı temel kurallara dayanır, hız, maliyet ya da verim için ince ayar yapar. Örneğin N3P, N3E'nin tasarım kurallarını koruyarak desenleri orantılı küçülten optik küçültmesidir. 4 nm sınıfı N4 ve N4P de, Nvidia'ya özel 4N ve 4NP de 5 nm tasarım kitinin geliştirilmiş hâlleridir. A16 ve A14 gibi adlardaki A angstromu gösterir. Bir angstrom 0,1 nm'dir, A16 1,6 nm sınıfı demektir.

Düğüm adı neyi anlatır

Yarı iletken sektörü 1990'ların sonuna kadar düğümleri transistörün kapı uzunluğu gibi gerçek bir ölçüyle adlandırdı. 180, 130, 90, 65, 45, 32, 22, 14, 10, 7, 5, 3 ve 2 nm dizisi bu dönemin mantığını sürdürür. Her adım bir öncekinin yaklaşık 0,7 katıdır. Doğrusal boyut 0,7 katına inince alan yaklaşık yarıya iner (0,7 × 0,7 = 0,49). Her yeni "tam düğüm" bu yüzden aynı alana iki kat transistör sığdırma hedefinin adıdır. Adlar küçülmeye devam etti, fiziksel boyutlar ise aynı hızda küçülmedi.

Intel'in Haziran 2025'teki VLSI Sempozyumu'nda sunduğu makale bu farkı sayılarla gösterir. VLSI Sempozyumu ve IEDM, çip üretim teknolojisinin iki büyük yıllık konferansıdır. 18A düğümünde kapı aralığı (contacted gate pitch, yan yana iki transistör kapısının merkezleri arasındaki mesafe) 50 nm, en alttaki metal katmanın hat aralığı 32 nm'dir. Yüksek performanslı standart hücrenin (tasarımda tekrar tekrar kullanılan hazır mantık bloğu) yüksekliği 180 nm'dir. 18A adı 18 angstroma, yani 1,8 nm'ye gönderme yapar ama çipte 1,8 nm ölçen bir yapı yoktur.

Tom's Hardware'in aynı makaleyi aktaran yazısındaki karşılaştırmaya göre Intel 7'de hücre yüksekliği 408 nm, kapı aralığı 54 ve 60 nm, metal aralığı 40 nm'dir. Hücre yüksekliği ile kapı aralığının çarpımı Intel 7'de yaklaşık 24.500 nm², 18A'da 9.000 nm²'dir. Hücre alanında iki ad arasındaki gerçek küçülme yaklaşık 2,7 kattır. Adlardaki 7'den 1,8'e iniş ise kâğıt üzerinde yaklaşık 15 katlık bir alan küçülmesi ima ederdi ((7 / 1,8)² ≈ 15,1).

Adların pazarlama yanı da vardır. Intel 26 Temmuz 2021'de nanometre adlandırmasını bıraktı. Seri üretimdeki 10 nm Enhanced SuperFin süreci "Intel 7", geliştirilmekte olan 7 nm süreci "Intel 4" oldu. Şirket adlarını TSMC ve Samsung'unkilerle hizalamak istiyordu. Intel 7 bu yüzden 7 nm değil, 10 nm sınıfı bir süreçtir. Tom's Hardware'in aktardığı Kore basını haberine göre Samsung da 2024 başında ikinci nesil 3 nm sürecinin (SF3) adını SF2 yaptı, Samsung haberi yorumlamadı. Nanometre bu alanda üç ayrı şey için kullanılır. Düğüm adı bir nesil etiketidir, kapı aralığı ölçülebilir bir boyuttur, 13,5 nm ise EUV ışığının dalga boyudur.

Kısa tarihçe

Intel'in kurucularından Gordon Moore 1965'te bir çipteki bileşen sayısının her yıl ikiye katlandığını yazdı, 1975'te bu hızı iki yılda bir olarak düzeltti. Moore yasası denen bu gözlem onlarca yıl düğüm takviminin ritmini belirledi. TSMC genel amaçlı 28 nm sürecini 2011'de üretime aldı, bu düzlemsel düğüm 2026'da da olgun düğüm sınırının işareti sayılıyor. Intel Mayıs 2011'de 22 nm'de "tri-gate" adını verdiği FinFET transistörü duyurdu ve 2012'de sevk etti. EUV litografi seri üretime Ekim 2018'de Samsung'un 7LPP süreciyle girdi. TSMC, N7+ sürecinin Ekim 2019'da müşteri ürünlerini yüksek hacimde taşıyan ilk EUV süreci olduğunu açıkladı.

Bu dönemde yarışın katılımcısı azaldı. GlobalFoundries Ağustos 2018'de 7, 5 ve 3 nm FinFET geliştirmesini süresiz durdurdu, en ileri düğümde TSMC, Samsung ve Intel kaldı. Düğümler arasındaki süre de uzadı. TSMC'nin N7 ve N5 düğümleri Nisan 2018 ve Nisan 2020'de, iki yıl arayla hacim üretimine geçti. N3 2022'nin ikinci yarısında geldi, N2 ise ancak üç yıl sonra, 2025'in son çeyreğinde seri üretime girdi.

GAA döneminin habercisi IBM oldu. Şirket 6 Mayıs 2021'de ilk "2 nm" nanosheet çipi tanıttı ve tırnak büyüklüğündeki bir çipe 50 milyar transistör sığabileceğini söyledi. Seri üretimdeki ilk GAA düğümünü Samsung 30 Haziran 2022'de 3 nm'de başlattı. Intel 4 Eylül 2024'te 20A'yı ürünlerde kullanmaktan vazgeçip 18A'ya yöneldi. Seri üretimi Ekim 2025'te duyurulan 18A'lı Panther Lake işlemcileri Ocak 2026'da satışa çıktı.

Kimler üretiyor

2026 başında en ileri mantık düğümünde seri üretim yapan şirketler TSMC, Samsung ve Intel'dir. TSMC ve Samsung başka şirketler için üreten dökümhanelerdir, bu model Foundry (dökümhane) maddesinde anlatılır. Intel ağırlıkla kendi işlemcilerini üretir ve dış müşteri arar. Çin'in en büyük dökümhanesi SMIC ise EUV makinesi alamadığı için DUV makineleriyle 7 nm sınıfı süreçler geliştiriyor. Tasarım, ekipman ve paketlemeyle birlikte bütün zincir yarı iletken değer zinciri maddesindedir.

TrendForce verilerine göre en büyük 10 dökümhanenin geliri 2025'in üçüncü çeyreğinde yaklaşık 45,1 milyar dolardı. TSMC 33 milyar doları aşan gelirle pazarın yaklaşık %71'ini aldı. Samsung %6,8 payla ikinci, SMIC 2,38 milyar dolar gelirle üçüncü sıradaydı. UMC %4,2, GlobalFoundries %3,6 ve Hua Hong Grubu %2,6 payla onları izledi. TrendForce bu çeyrekte SMIC'in payını yazmadı, Samsung'un gelir ve pay oranından hesaplanınca yaklaşık %5 çıkar. TrendForce sıralaması Intel Foundry'yi kapsamaz.

Düğüm, TSMC'nin gelir yapısını da belirler. 2025'in tamamında 3 nm %24, 5 nm %36, 7 nm %14 pay aldı ve 7 nm ile altını kapsayan "ileri teknolojiler" wafer gelirinin %74'ünü oluşturdu. 15 Ocak 2026'da açıklanan dördüncü çeyrek sonuçlarında 3 nm'nin payı %28'e, ileri teknolojilerinki %77'ye çıktı. Şirketin 122,42 milyar dolarlık 2025 gelirinin %58'ini yapay zekâ ve yüksek performanslı hesaplama getirdi. Jensen Huang Ocak 2026'da, GPU talebiyle büyüyen Nvidia'nın Apple'ı geçerek TSMC'nin en büyük müşterisi olduğunu söyledi. TSMC CEO'su C.C. Wei ise 20 Kasım 2025'te ileri düğüm kapasitesinin büyük müşterilerin planladığı tüketimin yaklaşık üç kat gerisinde kaldığını söyledi.

Samsung 2 nm sınıfında müşteri tabanını genişletmeye çalışıyor. Şirket Temmuz 2025'te Tesla ile 2033 sonuna kadar süren 16,5 milyar dolarlık bir dökümhane sözleşmesi imzaladı. Sözleşme Tesla'nın AI6 çipinin Teksas'taki Taylor fabrikasında üretilmesini kapsıyor. Samsung 2025'in sonunda tanıttığı Exynos 2600 telefon çipinin de "sektörün ilk 2 nm GAA süreci" üzerine kurulu olduğunu söylüyor.

FinFET

FinFET (fin field-effect transistor, yüzgeçli alan etkili transistör), kanalın silikon yüzeyinden yukarı doğru yükselen ince ve dikey bir yüzgeç olduğu, kapının da bu yüzgeci üç yandan sardığı transistördür. Kapı yüzgecin üstüne ve iki yan duvarına temas eder, bu da kanal üzerinde düzlemsel transistöre göre çok daha güçlü bir denetim sağlar. Daha fazla akım gereken yerde birden çok yüzgeç yan yana kullanılır.

Fikrin kökü 1989'a gider. Hisamoto ve ekibi IEDM 1989'da DELTA adlı, dikey ince kanallı bir transistör sundu. Colinge ve ekibi IEDM 1990'da yalıtkan üstünde silikon (SOI) üzerinde bir "gate-all-around" cihazı tanıttı. "FinFET" adı ilk kez Chenming Hu'nun yönettiği Berkeley ekibinin IEDM 1999'da sunduğu, 50 nm altındaki p tipi FinFET'leri anlatan makalede geçti. Ad, aynı ekibin 2000'de IEEE Transactions on Electron Devices'ta yayımlanan makalesiyle yerleşti. Makale yapıyı 20 nm'ye ölçeklenebilen, kendinden hizalı çift kapılı bir transistör olarak tanımladı.

FinFET'in iki zayıf noktası vardır. Birincisi yüzgecin tabanıdır. Kapı yüzgeci alttan saramaz ve Intel'in tanımıyla kaçak akımın zayıf noktası burasıdır. İkincisi esnekliktir. Bir transistörün akım kapasitesi yalnızca yüzgeç sayısıyla, yani tam sayı adımlarla artırılabilir. Hücreler küçüldükçe hücre başına yüzgeç sayısı azaldı ve tasarımcının ayar payı daraldı.

FinFET'in son büyük örneği TSMC'nin N3 ailesidir. TSMC N3'ü "sektörün en ileri FinFET teknolojisi" diye tanımlar. Şirket Aralık 2022'deki seri üretim töreninde N3 ile ardıllarının beş yılda 1,5 trilyon dolarlık ürüne hizmet edeceğini söyledi. N3 mantık yoğunluğunu N5'e göre yaklaşık 1,6-1,7 kat artırdı. İlk sürüm N3B'nin süreç penceresi, yani üretim koşullarındaki küçük sapmalara toleransı dardı. Tom's Hardware'in 2023'te aktardığına göre N3B 25 katmana kadar EUV ve EUV çift desenleme kullanıyordu. N3E ise en fazla 19 EUV katmanıyla, çift desenleme olmadan üretilir. Müşterilerin çoğu, SRAM (statik rastgele erişimli bellek, işlemcinin önbelleğini oluşturan hızlı bellek) yoğunluğundan biraz vazgeçip verim ve performans kazandıran N3E'ye geçti. Apple'ın Eylül 2023'te tanıttığı A17 Pro, 19 milyar transistörle yaygın satılan ilk 3 nm çipti.

FinFET en ileri düğümden çekilirken başka alanlarda yaşıyor. GlobalFoundries 14/12 nm FinFET süreçlerini radyo frekansı, gömülü bellek ve düşük güç uygulamalarına uyarladı. UMC ile Intel Ocak 2024'te Intel'in Arizona'daki tesisinde 12 nm FinFET ortaklığını duyurdu. TrendForce'a göre bu, yeni ekipman almaya kıyasla yaklaşık %80 daha az yatırım demek. UMC'ye göre sürecin PDK'sı 2026'da hazır olacak. Applied Materials ise Kasım 2025'te DRAM üreticilerinin de FinFET'e geçmeye hazırlandığını ve bu geçişte pay kazanmayı beklediğini söyledi.

GAA (gate-all-around) transistör

GAA (gate-all-around, kanalı dört yandan saran kapı), kanalın yatay olarak üst üste dizilmiş ince silikon yapraklara (nanosheet) bölündüğü ve kapının her yaprağı tamamen sardığı transistördür. Kapı kanalın altına da ulaştığı için FinFET'in yüzgeç tabanındaki kaçak yolu kapanır. İkinci kazanç esnekliktir. Yaprakların genişliği tasarımda değiştirilebilir, böylece akım kapasitesi tam sayı adımlar yerine kademesiz ayarlanır.

Üç büyük üretici GAA'ya farklı adlar verir. TSMC N2'de üst üste dizilmiş nanosheet'ler kullanır ve kısa ve uzun hücreleri aynı blokta karıştıran NanoFlex özelliğini sunar. Intel'in 18A'daki RibbonFET'i dört şerit istifler ve 180 mV'luk bir aralıkta sekiz eşik gerilimi (transistörün iletime geçtiği gerilim) seçeneği verir. Samsung kendi sürümüne MBCFET (multi-bridge channel FET, çok köprülü kanal) der.

Ticari üretimdeki ilk GAA Samsung'undu. Şirketin 3 nm GAA süreci, kendi 5 nm sürecine göre %45'e kadar daha az güç, %23 daha yüksek performans ve %16 daha küçük alan vaat ediyordu. TechInsights'ın Temmuz 2023'te tespit ettiği ilk ürün MicroBT'nin bir bitcoin madenciliği çipiydi. Bu tür basit çipler yeni süreci sınamak için kullanılan "boru temizleyici" (pipe-cleaner) ürünlerdir. GAA'yı yalnızca 2 nm ve altına bağlayan anlatımlar bu yüzden eksiktir. Samsung GAA'ya 3 nm'de geçti, TSMC ve Intel ise 2 nm sınıfında.

TSMC N2'nin ayrıntılarını Aralık 2024'teki IEDM'de açıkladı. Süreç 200 mV'luk aralıkta altı eşik gerilimi seviyesi sunuyor. İlk metal katman tek EUV pozlamasıyla desenleniyor, bu da standart hücre kapasitansını yaklaşık %10 düşürüyor. Çipin çalışabildiği en düşük gerilim, FinFET tasarımlarına göre SRAM hücrelerinde 20-35 mV iniyor ve SRAM 0,4 V'a kadar kararlı çalışıyor. Bu, telefon ve dizüstü çiplerinde daha uzun pil ömrü demektir.

GAA'nın getirisi sınırlıdır. Jensen Huang Mart 2025'teki GTC konferansında GAA süreçlerine geçişin Nvidia'ya kabaca %20 performans artışı getireceğini söyledi. Ona göre yeni düğümler artık "dönüştürücü değil" ve sektör "fiziğin sınırında". Nvidia'nın Rubin çipi N3 sınıfı bir süreç kullanıyor. Tom's Hardware, 2028 civarında beklenen Feynman'ın N2P ya da A16'ya geçmesini bekliyor. Tayvan'ın Commercial Times gazetesi de Eylül 2025'te Nvidia'nın A16'nın ilk müşterisi olacağını yazdı.

GAA'dan sonraki adımlar da şekilleniyor. Belçikalı araştırma merkezi imec'in 2017'de önerdiği forksheet yapısı VLSI 2025'te "dış duvarlı" olarak yeniden tasarlandı. Yapı A10'dan A7'ye kadar CFET'e köprü olarak konumlanıyor. n ve p tipi transistörleri üst üste istifleyen CFET (complementary FET), imec'in yol haritasında 2032 civarında A5 düğümüne yerleşiyor. TSMC IEDM 2024'te 48 nm kapı aralığında bir CFET evirici gösterdi, yapı henüz laboratuvar aşamasında.

Arka yüz güç iletimi (backside power)

Arka yüz güç iletimi (backside power delivery), çipin besleme hatlarını transistörlerin üstünden alıp silikon plakanın arka yüzüne taşıyan üretim tekniğidir. Geleneksel çipte sinyal ve güç hatları transistörlerin üstündeki aynı metal katman yığınını paylaşır. Akım yığının tepesinden aşağı inerken gerilim kaybeder ve sinyal hatlarının yerini işgal eder. Yeni teknikte plaka ters çevrilir, inceltilir ve güç ağı transistörlere alttan, kısa yoldan bağlanır. Dragonomi yazılarında "arka yüz" güneş hücreleri için de geçer, çip bağlamında doğru ifade "arka yüz güç iletimi"dir.

Seri üretime ilk ulaşan Intel oldu. Şirket Haziran 2023'teki VLSI Sempozyumu'nda PowerVia yöntemini Intel 4 tabanlı "Blue Sky Creek" test çipiyle sundu. Test çipinde saat hızı %6'nın üzerinde arttı, gerilim düşümü %30 azaldı, kusur yoğunluğu ön yüz sürümüyle aynı çıktı. PowerVia, silikonun içinden geçen çok ince dikey bağlantılar (nano-TSV) kullanır ve bir taşıyıcı wafer ile plakanın agresif biçimde inceltilmesine dayanır. Intel 4'ün 15 metal katmanına karşılık PowerVia'lı sürümde 14 ön yüz ve 4 arka yüz katmanı vardı. Şirketin 2025 VLSI makalesine göre PowerVia 18A'da yoğunluğu %8-10 artırıyor ve en kötü durumdaki gerilim çökmesini 10 kata kadar azaltıyor.

TSMC'nin yolu daha dolambaçlı oldu. Şirket N2'yi Haziran 2022'de tanıttığında nanosheet transistörle birlikte arka yüz güç rayı da vaat etmişti. Teknik sonra N2P'ye bırakıldı. Nisan 2024 sempozyumunda TSMC, önceki duyurularının aksine N2P'de de arka yüz güç iletimi olmayacağını açıkladı ve tekniği A16 adlı yeni düğüme taşıdı. A16'nın Super Power Rail yöntemi gücü doğrudan her transistörün kaynağına ve akacına verir. Bu, yaklaşımların en karmaşığı ve en pahalısıdır, yoğun güç ağı olan yapay zekâ ve yüksek performanslı hesaplama çiplerine yöneliktir. TSMC'ye göre A16, N2P'ye kıyasla %8-10 daha yüksek saat hızı ya da %15-20 daha az güç sağlar. Şirket A16'yı esasen N2P artı Super Power Rail olarak tanımlar, böylece müşteriler tasarım bloklarını yeniden kullanabilir. N2P ise maliyete duyarlı müşteriler için bilerek arka yüz güçsüz bırakıldı.

Intel 14A'da kullanılacak PowerDirect gücü PowerVia gibi temas katmanına değil, doğrudan kaynak ve akaç temaslarına verir. 14A'nın hacimli üretimi 2028'e planlanıyor. Samsung Haziran 2024'teki forumunda arka yüz güçlü SF2Z'yi 2027'ye koydu. Şirketin VLSI 2023'te sunduğu test, tekniğin yonga alanını %14,8 küçülttüğünü gösterdi.

Olgun proses düğümü

Olgun proses düğümü (mature node ya da legacy node, eski nesil düğüm), en ileri düğümün birkaç kuşak gerisinde kalan ve ekipmanı büyük ölçüde amorti edilmiş üretim süreçlerinin ortak adıdır. Güç yönetimi çipleri, ekran sürücüleri, görüntü sensörleri, mikrodenetleyiciler, radyo frekansı ve analog çiplerin çoğu bu düğümlerde üretilir. Otomobil ve sanayi müşterileri bir çipi uzun onay süreçlerinden geçirip yıllarca kullanır. Bu yüzden "olgun" kelimesi eskimiş anlamına gelmez.

Sınırın üç ayrı tanımı vardır. TrendForce 28 nm ve üzerini olgun, 16 nm'den küçükleri ileri sayar, 22 nm gibi düğümler arada kalır. ABD'nin Ekim 2022 ihracat kuralı çizgiyi "düzlemsel olmayan mimari ya da 16/14 nm ve altı" mantık çipine çeker. Sektördeki yaygın kullanım ise 28 nm ve üzeridir, UMC gibi dökümhaneler 22 nm'yi de olgun sayar. Bir "olgun düğüm payı" rakamında hangi tanımın kullanıldığı sonucu değiştirir.

TrendForce Ekim 2023'te küresel olgun ve ileri kapasite oranının 2023-2027 boyunca yaklaşık 7:3'te kalacağını öngördü. Aynı tahmine göre Çin'de bulunan olgun kapasitenin payı 2023'teki %29'dan 2027'de %33'e çıkacak, Tayvan'ınki %49'dan %42'ye inecek. Wall Street Journal'ın aktardığı Bernstein verisine göre ise Çinli dökümhanelerin olgun düğümdeki küresel pazar payı 2017'de %14'ten 2023'te %18'e yükseldi. İki rakam farklı şeyleri sayar. TrendForce kapasiteyi bulunduğu ülkeye göre toplar, yabancı şirketlerin Çin'deki fabrikaları da Çin hanesine yazılır. Bernstein ise yalnızca Çinli şirketlere bakar. Çinli dökümhanelerin bu genişlemesi yerli ikame politikasının olgun düğümdeki karşılığıdır.

Kapasite artışı fiyatı bastırdı, sonra döngü döndü. TrendForce Ekim 2024'te 2025 için olgun düğüm kullanım oranının %80'in altında kalıp fiyatları sınırlayacağını yazdı. Ocak 2026 değerlendirmesine göre ise bazı Çinli fabrikaların kullanım oranı 2025 ortasından itibaren hızla yükseldi ve telafi zamları yılın ikinci yarısında yürürlüğe girdi. TSMC ve Samsung 8 inç kapasiteyi küçülttüğü için küresel 8 inç kapasitenin 2026'da %2,4 azalması bekleniyor. 8 inç kullanım oranının da 2025'teki %75-80'den 2026'da %85-90'a çıkması bekleniyor. Bazı dökümhaneler yapay zekâ sunucularının güç çiplerine olan talep nedeniyle 2026 için %5-20 zam planlarını müşterilerine bildirdi.

Olgun düğümün kârlılığı ileri düğümle kıyaslanamaz. Hua Hong'un Şubat 2026'da açıkladığı dördüncü çeyrek brüt marjı %13'tü, TSMC'ninki aynı çeyrekte %62,3. Hua Hong'un 8 ve 12 inçlik hatlarının toplam kapasitesi aylık yaklaşık 486.000 wafer'dı ve tam dolu çalışıyordu. Farklı çaptaki wafer'lar ancak ortak bir birime çevrilerek toplanabilir. SMIC gibi Çinli dökümhaneler kapasiteyi 8 inç eşdeğeri olarak verir, 300 mm'lik bir wafer alan olarak 2,25 adet 200 mm'lik wafer eder. UMC'nin 28 Ocak 2026 telekonferansına göre 22/28 nm gelirin %36'sını getirdi, kullanım oranı %78, brüt marj %30,7 oldu. Yönetim yeni bir olgun düğüm fabrikasına yatırımın ekonomik olarak mantıklı olmadığını söyledi. TSMC de 2026 yatırımının yalnızca yaklaşık %10'unu özel teknolojilere ayırıyor. Yeni olgun kapasiteyi daha çok Çinli dökümhaneler ve Aralık 2025'te Sherman'daki ilk 300 mm fabrikasını açan Texas Instruments gibi analog üreticileri kuruyor.

Politika da olgun düğümü hedef alıyor. ABD Ticaret Temsilciliği (USTR) 23 Aralık 2024'te "eski nesil ya da olgun düğüm" olarak da bilinen temel yarı iletkenler için bir Section 301 soruşturması başlattı. Section 301, ABD'nin 1974 Ticaret Yasası'nda haksız ticarete karşı yaptırım yetkisi veren maddedir. 23 Aralık 2025'te yürürlüğe giren karar, Çin menşeli yarı iletkenlere mevcut %50'lik tarifenin üstüne bir ek tarife koydu. Ek tarife başlangıçta %0'dır ve 23 Haziran 2027'de yükselecek. Terim gevşek de kullanılır. Hollanda hükümeti Ekim 2025'te Nexperia'nın yönetimine el koyduğunu duyurdu, karar Kasım 2025'te askıya alındı. Krizde "olgun düğüm" diye anılan parçalar diskret transistörler ve basit mantık çipleriydi. Darboğaz ise Pekin'in şirketin Guangdong'daki paketleme tesisinden ihracatı kısıtlamasıydı.

Yoğunluk ve hız iddialarındaki tuzaklar

Adlar şirketler arasında da birebir kıyaslanamaz. Sektörün yol haritasını hazırlayan IEEE IRDS (International Roadmap for Devices and Systems), 2022 baskısında düğüm adlandırmasında henüz bir uzlaşma olmadığını yazar. IRDS bu yüzden ad yerine ölçüleri izler ve GxxMxx/Tx gösterimini kullanır. G kapı aralığını, M en sıkı metal aralığını, T istiflenen katman sayısını verir, 18A kabaca G50M32 olur. IRDS'ye göre gerçek alan küçülmesini hücre yüksekliği ve DTCO (design-technology co-optimization, süreç ile tasarım kütüphanesinin birlikte geliştirilmesi) da belirler.

Düğüm duyurularındaki tek bir sayı çoğu zaman bir karışımı ya da belirli bir koşulu anlatır. TSMC'nin N2 için verdiği 1,15 kat yoğunluk, şirketin "çip yoğunluğu" dediği karma bir ölçüdür. Hesap %50 mantık, %30 SRAM ve %20 analog devreden oluşan varsayımsal bir çipe göre yapılır. Yalnızca mantık hücrelerinde artış N3E'ye göre 1,2 kata kadar çıkar.

En yavaş küçülen bölüm SRAM'dir ve SRAM yapay zekâ hızlandırıcılarında yongada geniş yer kaplar. TSMC'nin yüksek yoğunluklu SRAM hücresi N5'te 0,021 µm² idi. N3'te 0,0199 µm²'ye, yani yalnızca %5 kadar küçüldü, müşterilerin çoğunun geçtiği N3E'de yeniden 0,021 µm²'ye çıktı. TSMC'nin IEDM 2024 makalesine göre N2'de 0,0175 µm²'ye indi ve mm² başına yaklaşık 38 megabit yoğunluğa ulaştı. Intel 18A'nın hücresi 0,021 µm² ile N5 ve N3E düzeyindedir. N5'ten N3E'ye geçen bir tasarımın önbelleği bu yüzden tam bir düğüm boyunca hiç küçülmedi.

Şirketler arası karşılaştırma da ölçüye bağlıdır. Tom's Hardware'in Ekim 2025'te TechInsights'a dayanarak aktardığı rakamlara göre Intel 18A'nın yüksek yoğunluklu mantık hücreleri mm² başına yaklaşık 238 milyon, TSMC N2'ninkiler yaklaşık 313 milyon transistör taşır. Ancak 18A güç hatlarını ön yüzden kaldırdığı için gerçek tasarımlardaki etkin yoğunluğu N2'ye hücre rakamlarının gösterdiğinden daha yakın olabilir.

Hız ve güç iddiaları gerilime ve kıyas tabanına göre değişir. Intel'in VLSI 2025 makalesi 18A için Intel 3'e göre 1,1 V'ta aynı güçte %25 daha yüksek performans, 0,75 V'ta %18 verdi. Şirket Ekim 2025'teki Panther Lake tanıtımında daha temkinli bir rakam kullandı, aynı güçte %15 daha yüksek frekans. IBM 2021'de 2 nm çipi için %45 daha fazla performans öngörmüştü, ama kıyas üç kuşak önceki 7 nm çiplerine göreydi. TSMC'nin N2 için verdiği kazançlar ise bir kuşak önceki N3E'ye göredir.

Verim, rampa ve müşteri kilidi

Bir düğümün kâğıt üzerindeki başarısı plakadan çıkan sağlam çip oranıyla ölçülür. Verim (yield), bir wafer'daki yongaların ne kadarının çalıştığını gösterir. Kusur yoğunluğu (D0), santimetrekare başına düşen ve yongayı bozan kusur sayısıdır. D0 düştükçe verim artar, büyük yongalar bundan daha çok etkilenir. Bir de parametrik verim vardır. Yonga çalışabilir ama hedef hız ya da güç değerini tutturamayabilir. D0 grafiği bu ikinci kaybı göstermez.

TSMC N2'nin olgunluğunu adım adım açıkladı. Nisan 2025 sempozyumundaki grafiğe göre N2'nin kusur yoğunluğu, seri üretimden iki çeyrek önceki aynı noktada N3, N5 ve N7'den düşüktü. 256 megabitlik SRAM test bloklarında ortalama verim %90'ın üzerindeydi. Bu oran Mart 2024'te yaklaşık %70, Nisan 2023'te yaklaşık %35'ti. TSMC Temmuz 2025'te N2'nin ilk iki yılındaki bant çıkışı sayısının N3 ve N5'in aynı dönemini geçeceğini söyledi.

Intel'in tablosu farklıdır. CFO David Zinsner 23 Ekim 2025'te 18A verimlerinin arzı karşılamaya yettiğini ama uygun marjı sağlamadığını söyledi. Maliyeti karşılayan verimi 2026 sonunda, sektörün kabul ettiği düzeyi 2027'de bekliyordu. CEO Lip-Bu Tan 22 Ocak 2026'da verimlerin ayda %7-8 iyileştiğini ama hâlâ istediği düzeyin altında olduğunu söyledi. Intel Foundry 2025'in son çeyreğinde yaklaşık 2,5 milyar dolar faaliyet zararı yazdı. Intel'in Ekim 2025'te gösterdiği D0 grafiğinin dikey ekseni etiketsizdi, grafik eğilimi gösteriyor ama düzeyi göstermiyordu. Tom's Hardware yine de 18A'nın hacim üretimine TSMC N2'den haftalar ya da aylar önce girdiğini yazdı.

Düğüm değiştirmek müşteri için yıllar alır. C.C. Wei 15 Ocak 2026'da müşterilerin yeni bir düğümde tasarımı öğrenip DTCO çalışması yapmasının iki-üç yıl sürdüğünü söyledi. Ürünü onaylayıp rampa etmek bir-iki yıl daha alıyor. Wei'ye göre bu yarışta rekabeti para değil zaman belirliyor. Tom's Hardware bu takvimden, Apple ya da Nvidia o gün Intel Foundry'yi seçse bile ticari etkinin 2028-2030 civarında görüleceği sonucunu çıkardı. Yayına göre ileri bir tasarımı başka dökümhaneye taşımak, onu yeniden tasarlayıp doğrulamak demektir. Danışmanlık şirketi IBS (International Business Strategies) 2023'te büyük bir 2 nm çipi sıfırdan tasarlamanın yaklaşık 725 milyon dolar tutacağını tahmin etti. Tahmin hazır blokların yeniden kullanımını hesaba katmadığı için köklü şirketler için abartılıdır. Intel de Temmuz 2025'teki 10-Q formunda önemli bir dış müşteri bulamazsa 14A'yı durdurabileceğini yazdı.

Wafer fiyatı ve düğüm ekonomisi

TSMC wafer fiyatlarını açıklamaz. Piyasada dolaşan rakamlar DigiTimes ve China Times gibi Tayvan basınının gayriresmî bilgileridir. Tom's Hardware'in Eylül 2025'te derlediği aşağıdaki fiyatlar 300 mm'lik wafer içindir. Her fiyat düğümün çıktığı döneme aittir, tablo güncel bir fiyat listesi değil, bir zaman serisidir.

DigiTimes'ın Eylül 2025 haberine göre TSMC 2026'dan itibaren N5, N4 ve N3 ailelerinde fiyatları %5-10 artıracaktı, en büyük artış %10 ile yapay zekâ çiplerinde olacaktı. TSMC haberi yorumlamadı. CFO Wendell Huang Ocak 2026'da her yeni düğümde fiyatın arttığını söyledi. Ona göre son yıllarda fiyat artışları ancak ekipman, malzeme ve işçilikteki enflasyonu karşıladı. DigiTimes, Samsung'un 2 nm wafer fiyatını yaklaşık 20.000 dolara, TSMC'nin bildirilen fiyatının üçte bir altına indirdiğini de yazdı.

Creative Strategies analisti Ben Bajarin'in aktardığı tedarik zinciri verisine göre Apple'ın 2013'te Samsung'a 28 nm'de ürettirdiği A7 işlemcisinin wafer maliyeti yaklaşık 5.000 dolardı. TSMC'nin 3 nm'de ürettiği A17 Pro ve A18 Pro'da bu rakam yaklaşık 18.000 dolara çıktı. Yonga boyutları 80-125 mm² arasında kalırken mm² başına maliyet yaklaşık 0,07 dolardan 0,25 dolara yükseldi. Tablodaki 28 nm fiyatı ise 2014'e ait bir söylentidir, iki sayı farklı dökümhaneleri ve müşterileri yansıtır. Aynı kaynağa göre TSMC wafer'ı bir verim hedefine bağlı satar. Verim hedefin %10-15 altında kalırsa müşteriyi tazmin edebilir.

Basit bir hesap yonga maliyetinin neden düşmediğini gösterir. Wafer başına yonga sayısı için wafer alanı yonga alanına bölünür, kenarda yarım kalan yongalar için π × wafer çapı / √(2 × yonga alanı) düşülür. 300 mm'lik wafer'ın alanı π × 150² ≈ 70.686 mm²'dir. 100 mm²'lik bir yongada ilk terim 70.686 / 100 ≈ 707, kenar kaybı π × 300 / √200 ≈ 67 olur ve wafer başına yaklaşık 640 yonga çıkar. Verim %80 kabul edilirse sağlam yonga sayısı 640 × 0,8 = 512 olur. IBS'nin 2023 tahminine göre N3 wafer'ı yaklaşık 20.000, 2 nm wafer'ı yaklaşık 30.000 dolardır. Yonga başına maliyet N3'te 20.000 / 512 ≈ 39,06 dolar, N2'de 30.000 / 512 ≈ 58,59 dolar olur.

Aynı tasarım 1,15 kat yoğunlukla küçülürse yonga alanı 100 / 1,15 ≈ 86,96 mm²'ye iner. Bu durumda wafer başına yaklaşık 741 yonga çıkar. 741 × 0,8 = 592,8 eder, aşağı yuvarlanınca 592 sağlam yonga kalır. Yonga maliyeti 30.000 / 592 ≈ 50,68 dolardır, N3'teki 39,06 dolardan hâlâ yaklaşık %30 fazladır. Yeni düğümün müşteriye kazandırdığı şey ucuz transistör değil, aynı enerjiyle daha fazla iş yapan çiptir.

Fiyatlamadaki kırılma 2019'da yaşandı. SemiAnalysis'in Aralık 2025 analizine göre TSMC'nin ortalama wafer fiyatı 2005-2019 arasında neredeyse yatay kaldı ve wafer başına yalnızca 32 dolar arttı. 2019-2025 arasında ise yılda %15-16 büyüdü. 2019'dan önce maliyetteki her 1 dolarlık artış fiyata 1,43 dolar olarak yansıyordu, sonrasında 2,31 dolar. Kırılma, EUV'nin devreye girdiği ve en ileri düğüm kapasitesinin kıt kaldığı döneme denk gelir.

Yeni düğüm kârlılığı ilk yıllarda aşağı çeker, dökümhaneler buna marj seyreltmesi (dilution) der. Verim henüz düşüktür, yeni fabrikanın amortismanı ise tam yükle işler. TSMC 15 Ocak 2026'da N2 rampasının brüt marjı 2026'nın ikinci yarısında aşağı çekmeye başlayacağını, yıl geneli etkinin 2-3 puan olacağını söyledi. Aynı açıklamaya göre 2022 sonunda seri üretime giren N3'ün brüt marjı şirket ortalamasını ancak 2026 içinde yakalayacak. Yurt dışı fabrikaların seyreltmesi 2025'te 1-2 puandı, şirket bunun önümüzdeki yıllarda önce 2-3, sonra 3-4 puana çıkmasını bekliyor. Amortisman giderinin de 2026'da büyük ölçüde N2 yüzünden %15'in üzerinde artması bekleniyor.

Düğümlerin ömrü de uzadı. UBS analisti Sunny Lin aynı telekonferansta, eskiden bir düğümün gelirinin seri üretimin ikinci ya da üçüncü yılında zirve yaptığını, artık dördüncü ve beşinci yılda bile arttığını hatırlattı. Wei bunu düğüme sonradan katılan ikinci ve üçüncü müşteri dalgalarıyla açıkladı.

Fabrika maliyeti de düğümle büyür. IBS'nin 2023 tahminine göre aylık 50.000 wafer kapasiteli bir 2 nm fabrikası yaklaşık 28 milyar, 3 nm fabrikası yaklaşık 20 milyar dolardır. TSMC'ye göre aylık 1.000 wafer'lık N2 kapasitesinin yatırım maliyeti N3'ünkinden belirgin biçimde yüksektir. TSMC'nin 2026 için açıkladığı 52-56 milyar dolarlık sermaye harcamasının %70-80'i ileri süreç teknolojilerine gidiyor. Tom's Hardware'in aktardığı haberlere göre N2 ailesinin aylık kapasitesi 2025 sonundaki 20.000 wafer'ın altından 2028'e kadar 200.000 wafer'a çıkacak.