Derin Okuma — Wafer Seviyesi Paketleme

Silikonun son santimi

Bir yapay zeka hızlandırıcısı, montaj hattının sonunda tek başına duran bir çip değil. Üzerine lehimlenmiş sekiz bellek yığını, altındaki ara katman ve onu tutan dev bir taban plakasıyla birlikte geliyor. Fabrikadan çıkan silikon disk, yani wafer, hala tek parça. Kesilmeden önce paketleniyor.

Geleneksel akışta disk önce elmas testereyle tek tek çiplere bölünür, her çip ayrı ayrı plastik gövdeye yerleştirilir, tel bağlanır, test edilir. Wafer seviyesi paketleme bu sırayı tersine çeviriyor. Bağlantılar ve koruma katmanları disk hala bütünken uygulanıyor, kesim en sona kalıyor.

Peki bu sıra değişikliği neden bu kadar önemli hale geldi?

Neden tek tek değil, hep birlikte

Bir çipi tek başına paketlemek, her ünite için ayrı bir işlem turu demek. Disk üzerinde üç yüz çip varsa, üç yüz kez hizala, üç yüz kez tel çek, üç yüz kez test et. Wafer seviyesinde bu turlar tek seferde eriyor. Aynı litografi makinesi, aynı kaplama odası, aynı tavlama fırını bütün diski bir kerede işliyor.

Kazanç yalnızca hız değil. Çipler kesilmeden önce işlendiği için kenar kayıpları azalıyor, hizalama hatası tek bir çipe değil tüm diske yayıldığı için toleranslar sıkılaşıyor. Ölçek ekonomisi burada klasik anlamından farklı çalışıyor. Maliyet çip başına değil, wafer başına düşüyor.

Yaklaşımın en olgun örneği, fan-out olarak bilinen kalıp. Çiplerin arasındaki boşluk, yeniden dağıtım katmanı denen ince bakır izlerle dolduruluyor. İzler çipi çevreleyen bir ara yüzeye taşıyor, böylece giriş çıkış sayısı çipin kendi alanıyla sınırlı kalmıyor.

Fan-out'un asıl hilesi, çipler arasındaki o ölü boşluğu kullanmak. Kesim şeridi denen bu alan normalde atılır. Fan-out akışında çipler önce bir taşıyıcıya sabitleniyor, aralarındaki boşluk epoksi kalıp bileşiğiyle dolduruluyor, ardından kalıp yeniden diske benzer bir forma sokuluyor. Ortaya çıkan yapay disk, artık gerçek wafer gibi işlenebiliyor.

Dönüştürmenin bedeli var. Kalıp bileşiği ısıyla silikondan farklı genişliyor, soğuma sırasında disk hafifçe eğiliyor. Eğrilik, yani warpage, kabaca bir milimetre mertebesine çıktığında litografi hizalaması kayıyor. Hatlar bu yüzden kalıp malzemesinin dolgu oranını ve kür sıcaklığını çip yoğunluğuna göre ayarlıyor.

Ölçek kazanımı da bedava değil. Kalıp bileşiği çipler arasındaki boşluğu doldururken yaklaşık iki üç kat fazla hacim kaplıyor, dolayısıyla diskin toplam alanı büyüyor. Aynı sayıda çip için daha büyük bir yapay disk işleniyor, bu da litografi tarafında daha geniş bir tarama alanı gerektiriyor. Yüzde onluk bir alan artışı, adım başına süreyi doğrudan yukarı çekiyor.

Bakırı çipin üstüne büyütmek

Yeniden dağıtım katmanı, çipin üzerine sonradan inşa edilen bir yol ağı. Elektrokaplama banyosunda bakır iyonları kalıp içine çöküyor, ardından kimyasal mekanik parlatma ile fazlası sıyrılıyor. Tek katman bir mikrometrenin altında kalınlıkta, ama üst üste beş altı kat çıkıldığında çipin çevresinde gerçek bir dağıtım şebekesi oluşuyor.

Katman sayısı arttıkça her turda hizalama hassasiyeti kritikleşiyor. Kabaca iki mikrometrelik bir kayma, üstteki katmanı alttakinden koparıyor. O yüzden fan-out hatlarında litografi tekrar edilebilirliği, ön uç fabrikasyonundaki kadar sıkı takip ediliyor.

Bakırın ısıl genleşmesi silikonunkinden yaklaşık altı kat fazla. Sıcaklık döngüsünde bakır daha çok uzuyor, silikon daha az. Aradaki fark, ara yüzeyde gerilme biriktiriyor. Mühendislik çözümü, çip ile bakır arasına esnek bir tampon katman koymak ve tavlama sıcaklığını kademeli düşürmek.

İz genişliği ile kalınlık oranı burada belirleyici. Elektrokaplama, genişliği birkaç mikrometre olan bir kanalı doldururken dip köşelerde boşluk bırakabiliyor. Boşluklar, yani void, sonradan ısıl döngüde çatlağa dönüşüyor. Hatlar bu yüzden akım yoğunluğunu düşük tutup kaplama süresini uzatıyor, bazen tek geçişte doldurmak yerine iki aşamalı çökeltmeye gidiyor.

Katmanlar arası geçişler de başlı başına bir maliyet kalemi. Her yeni katman, bir litografi, bir kaplama, bir parlatma ve bir tavlama turu demek. Beş katmanlı bir yeniden dağıtım ağı, kabaca yirmi ayrı işlem adımına çıkıyor. Adım sayısı arttıkça verim düşüyor, çünkü her turda bir hata olasılığı birikiyor.

Hat genişliğinin bir alt sınırı var. Yeniden dağıtım izleri genelde iki mikrometrenin altına inmiyor, çünkü altına indikçe direnç yükseliyor ve taşınan akım ısıyı çipin üstüne yığıyor. O yüzden bağlantı yoğunluğunu artırmanın yolu izleri inceltmekten değil, katman sayısını çoğaltmaktan geçiyor. Her ek katman, bir öncekinin tıkadığı yolu açıyor, ama maliyeti de beraberinde getiriyor.

Yığını üst üste dizmek

Bellek genişliği darboğazı, paketlemeyi tek katmandan çok katmana taşıdı. Yüksek bant genişlikli bellek denen çözümde, DRAM katmanları mantık çipinin hemen yanına ya da üstüne yerleştiriliyor. Katmanlar arası bağlantı, silikonu delip geçen bakır sütunlarla kuruluyor.

Sütunlar, yani through-silicon via, çipin içinden geçen asansör kuyuları gibi. Çapı birkaç mikrometre, derinliği elli mikrometreyi aşabiliyor. Delik açıldıktan sonra içi yalıtılıyor, ardından bakırla dolduruluyor. Doldurma boşluk bırakırsa, ısıl döngüde çatlak başlıyor.

Delik açmanın kendisi bir denge oyunu. Derin reaktif iyon aşındırma, dikeyde hızlı ama yan duvarları da hafifçe oyuyor. Yan duvar açısı dikeyden saptıkça, sonraki yalıtım katmanı dip köşeye düzgün oturmuyor. Hatlar bu yüzden aşındırma ile pasivasyon adımlarını hızlı hızlı değiştiriyor, her turda birkaç yüz nanometre ilerleyip duvarı yeniden kaplıyor.

Katmanları üst üste dizmek, her birini ayrı ayrı inceltmeyi gerektiriyor. Bir wafer kabaca yedi yüz mikrometre kalınlıkta başlıyor, elli mikrometreye kadar arkadan taşlanıyor. İncelikte silikon esnek bir film gibi davranıyor, taşıyıcı bir cam olmadan tutulamıyor.

İnceltme sırasında ortaya çıkan bir sorun var. Arkadan taşlama yüzeyi mekanik olarak zedeliyor, mikro çatlaklar bırakıyor. Çatlaklar sonradan kırılma merkezi oluyor. Çözüm, taşlamadan sonra kimyasal mekanik parlatma ile zedeli katmanı sıyırmak, ardından gerilme dengeleyici bir film kaplamak. İnceltilmiş wafer, kendi başına taşınacak kadar sağlam değil, ama taşıyıcı cam üzerinde birkaç yüz mikrometre kalınlığında işlenebiliyor.

Hibrit bağlama denen yöntemde iki yüzey doğrudan bakır bakıra temas ettiriliyor. Arada lehim yok, yalnızca atomik temas ve ardından gelen tavlama. Temas noktaları birkaç mikrometre aralıkla dizildiğinde, santimetre karede milyonlarca bağlantı yoğunluğuna çıkılıyor.

Hibrit bağlamanın en zor kısmı yüzey hazırlığı. İki yüzey de atomik düzeyde pürüzsüz olmalı, çünkü temas yalnızca gerçekten değen noktalarda kuruluyor. Yüzeyde birkaç nanometrelik bir oksit kalırsa, bağlantı direnci yükseliyor. Hatlar bu yüzden bağlama öncesi plazma aktivasyonu uyguluyor, ardından oda sıcaklığında ön temas yapıp son tavlamayı iki yüz ila dört yüz derece arasında tutuyor.

Hizalama toleransı burada mikrometrenin altına iniyor. İki yüzeyi çakıştırırken kabul edilen kayma, tipik olarak yarım mikrometrenin altında tutuluyor. Bir çift katman arasındaki temas noktası sayısı on binleri bulduğunda, tek bir kaçık nokta tüm yığının direncini yukarı çekiyor. O yüzden bağlama öncesi yüzeyler optik olarak tarayıp kaçık bölgeleri haritalayan bir kontrol adımı ekleniyor.

Test artık kesimden önce

Wafer seviyesinde test, paketlemenin ayrılmaz parçası. Çipler kesilmeden önce elektriksel olarak yoklanıyor, arızalı olanlar haritada işaretleniyor. Sağlam olanların üzerine bağlantı katmanları inşa ediliyor, arızalılar boş bırakılıyor.

Sıralama, bilinen iyi kalıp mantığını değiştiriyor. Geleneksel akışta arızalı çip kesildikten sonra ayıklanır, boşa harcanan paketleme maliyeti geri gelmez. Wafer seviyesinde arızalı çipin üzerine katman inşa edilmediği için kayıp yalnızca silikonla sınırlı kalıyor.

Test kapsamı da genişliyor. Kesilmiş bir çipi tek başına test etmek kolay, ama komşu çiplerle olan etkileşimi görmek zor. Disk bütünken yapılan ölçüm, çapraz girişimi ve ortak besleme hattındaki gürültüyü de yakalıyor.

Testin zamanlaması da bir denge. Çok erken test edersen, henüz inşa edilmemiş katmanların hatasını göremezsin. Çok geç test edersen, bozuk çipin üzerine pahalı katmanları çoktan inşa etmiş olursun. Hatlar bu yüzden testi ikiye bölüyor. İlk yoklama kesimden önce yapılıyor, ikinci ölçüm paketleme sonrası. Aradaki fark, hangi katmanın ne kadar kayıp ürettiğini gösteriyor.

Wafer seviyesinde testin bir de fiziksel sınırı var. Prob kartı, yüzlerce iğneyle aynı anda diske temas ediyor. İğne sayısı arttıkça temas basıncı düşüyor, düşük basınçta ise ölçüm gürültüsü yükseliyor. Hatlar bu yüzden testi tek geçişte yapmak yerine birkaç bölgeye ayırıyor, her bölgeyi kendi prob kartıyla yokluyor. Da toplam test süresini uzatıyor ama ölçüm güvenilirliğini koruyor.

Piyasa Hafızası

Haziran 2024'te TSMC, fan-out wafer seviyesi paketleme kapasitesini genişletmek için Chiayi ve Tainan'da yeni tesis planlarını duyurdu. Talep tarafında Nvidia'nın yapay zeka hızlandırıcıları vardı, arz tarafında ise CoWoS denen paketleme hattı darboğaza girmişti. Aynı dönemde şirket, 2024 ve 2025 için kapasiteyi kabaca iki katına çıkarma hedefini açıkladı.

Kırılma noktası şuydu. Yapay zeka çipinin performansı artık transistör sayısıyla değil, belleğe ne kadar hızlı ulaştığıyla ölçülüyordu. Da paketleme hattını, ön uç fabrikasyonu kadar kritik hale getirdi. Bir wafer fabrikası milyarlarca dolara kurulurken, paketleme hattı görece mütevazı yatırımla çözülebiliyordu. Yine de darboğaz oraya kaydı.

Ders net. Çipin hesaplama gücü arttıkça, onu besleyen bağlantı altyapısı aynı hızda büyümezse tüm sistem yavaşlıyor. Paketleme, artık üretim zincirinin arka odası değil, ön cephesi.

Küçük Bir Hesap

Temsili bir fan-out hattı için çip başına maliyet dağılımı. Sayılar temsili, mantık gerçek.

Duyarlılık burada başlıyor. Wafer başına sağlam çip sayısı 300'den 240'a düşerse, silikon maliyeti çip başına 71 dolara çıkıyor. Paketleme kalemleri sabit kaldığı için toplam 122 dolara yükseliyor. Verim kaybı yalnızca silikonu değil, üzerine inşa edilen tüm katmanları da vuruyor.

Ters yönde bir kaldıraç var. Yeniden dağıtım katmanını beşten dörde indirmek, çip başına iki dolar kazandırıyor gibi görünüyor. Ama bağlantı yoğunluğu düşünce bellek bant genişliği daralıyor, sistem seviyesinde kayıp çok daha büyük oluyor. Paketlemede tasarruf, çoğu zaman çipin dışında pahalıya patlıyor.

Katmanlı okuma

Birincisi, paketleme artık performansın parçası. Çipin hesaplama gücü ile belleğe erişim hızı arasındaki mesafe, paketleme mimarisiyle kapanıyor ya da açılıyor. Mesafeyi yalnızca transistör küçültmeyle kapatmak mümkün değil.

İkincisi, darboğaz yer değiştiriyor. Ön uç fabrikasyonu yıllarca ana kısıtken, yapay zeka çağında kısıt paketleme hattına kaydı. Yatırım kararlarını okurken hangi halkanın tıkandığına bakmak gerekiyor.

Üçüncüsü, verim kaybı katmanlı yayılıyor. Bir çipin arızalı çıkması yalnızca silikonu değil, üzerine inşa edilen bakırı, bağlantıyı ve testi de götürüyor. Wafer seviyesi paketlemenin asıl ekonomisi, bu yayılmayı kesmekte yatıyor.

Silikonun son santimi, artık çipin en pahalı santimi.